⑩ 日本国特許庁(JP)

① 特許出願公開

® 公開特許公報(A) 平3−219496

⑤Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)9月26日

G 11 C 16/06

7131-5B G 11 C 17/00

309 C

審査請求 未請求 請求項の数 8 (全23頁)

9発明の名称 不揮発性半導体記憶装置

②符 願 平2-13614

②出 願 平2(1990)1月25日

⑩発 明 者 久 米 均 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 関 浩 一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発明者 和田 武史 東京都小平市上水本町5丁目20番1号 株式会社日立製作

所半導体設計開発センタ内

⑩出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 中村 純之助 外1名

明 細 曹

- 発明の名称 不郷発性半導体記憶装置
- 2. 特許請求の範囲

上記浮遊ゲート電極に保持した電荷を外部に 取り去る電気的消去動作を行なう際に、少なく とも上記消去動作の対象となるメモリセルのソ 一ス領域あるいはドレイン領域のいずれか一方 に該領域を半導体基板に対して逆パイアスする 極性の第1の電圧を印加する手段と、上記メモ リセルの制御ゲート電極に上配第1の電圧とは 極性が異なる第2の電圧を印加する手段と、上 記第2の電圧を供給する電圧変換回路と、を備 えたことを特徴とする不揮発性半導体記憶装置。

2. 半導体基板表面に設けられた膜厚が実質的に

一定のゲート絶縁膜と、上記ゲート絶縁膜上に 設けられた浮遊ゲート電極と、上記浮遊ゲート 電極上に層間絶縁膜を介して形成された制御ゲート電極と、半導体基板内に互いに分離して設 けられ、かつ上記ゲート絶縁膜をはさんで上記 浮遊ゲート電極と重なり部分を持つソース領域 およびドレイン領域と、上記ソース領域と イン領域間のチャネル領域とを備えたMISF ETの1素子をメモリセルとし、該メモリアレ イを観数個マトリックス状に配置したメモリアレ イを備えた不揮発性半導体記憶装置であって、

上記浮遊ゲート電極に保持した電荷を外部に

取り去る電気的消去動作を行なう際に、少なく とも上記消去動作の対象となるメモリセルのソ ・-ス領域あるいはドレイン領域のいずれか一方 に該領域を半導体基板に対して逆バイアスする 極性の第1の電圧を印加する手段と、上配メモ リセルの制御ゲート電極に上記第1の電圧とは 極性が異なる第2の電圧を印加する手段とを備 え、上記メモリアレイ内の、制御ゲート電極が 霞気的に共通に接続されたメモリセルは、同時 に電気的消去動作を行なうことを特徴とする不 揮発性半導体配憶裝置.

- 3. 上記電気的消去動作を行なう際に、上記メモ リアレイを分割し、その個々の分割単位内では メモリセル群の制御ゲート電極を共通化し、そ れに上記第2の電圧を印加する手段を備えたこ とを特徴とする第2請求項に記載の不揮発性半 遵体記憶装置.
- 4、半導体基板表面に設けられた膜厚が実質的に 一定のゲート絶縁膜と、上記ゲート絶縁膜上に 設けられた浮遊ゲート電極と、上記浮遊ゲート

電極上に層間絶縁膜を介して形成された制御ゲ ート電極と、半導体基板内に互いに分離して設 けられ、かつ上配ゲート絶縁膜をはさんで上記 浮遊ゲート電極と重なり部分を持つソース領域 およびドレイン領域と、上記ソース領域とドレ イン領域間のチャネル領域とを備えたMISF ETの1歳子をメモリセルとし、跛メモリ素子 を複数個マトリックス状に配置したメモリアレ イを備えた不輝発性半導体記憶装置であって、

上記浮遊ゲート電極に保持した電荷を外部に 取り去る電気的消去動作を行なう際に、少なく とも上記消去動作の対象となるメモリセルのソ ース領域あるいはドレイン領域のいずれか一方 に飯領域を半導体基板に対して逆パイアスする 極性の第1の電圧を印加する手段と、上記メモ リセルの制御ゲート電極に上記第1の電圧とは 極性が異なる第2の電圧を印加する手段とを開 え、かつ、上記メモリアレイの同一列に配置さ れたメモリセル群のソース領域あるいはドレイ ン領域のいずれか一方を電気的に共通化するデ

- 3 -

- タ線群、および同一行に配置されたメモリセ ル群の制御ゲート電極を電気的に共通化するワ - ド線群の中から、それぞれ少なくとも1本の データ線およびワード線を選択し、それらに上 記第1の電圧および第2の電圧を印加する手段 を備えたことを特徴とする不揮発性半導体記憶 裝置.

- 5. 上記第2の電圧を供給する電圧変換回路を備 えたことを特徴とする第2請求項乃至第4請求 項のいずれかに記載の不揮発性半導体記憶装置。
- 6. 上記ソース領域とドレイン領域のうち、上記 第1の電圧を印加する領域と半導体基板間の接 合耐圧が、他の領域と半導体基板間の接合耐圧 よりも高いことを特徴とする第1請求項乃至第 5請求項のいづれかに記載の不揮発性半薄体記 愤装置。
- 7. 上記第1の電圧を印加する領域が1種類の不 純物からなる拡散層によって形成されてなるこ とを特徴とする第1請求項乃至第5請求項のい ずれかに記載の不揮発性半導体記憶装置。

- 4 -

- 8. 上記1種類の不純物が砒素であることを特徴 とする第7請求項に記載の不揮発性半導体記憶 装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

太祭明は電気的書替機能を備えた不揮発性半導 体記憶装置に係り、特に消去動作の単一電源(例 えば5V単一の電源)化と信頼性向上を可能にす る消去技術に関する。

【従来の技術】

不揮発性半導体能憶装置としては、紫外線によ り情報の消去が可能なEPROM(<u>B</u>rasable and Programmable Read Only Memory)、電気的に消去 が可能なEEPROM (Electrically Erasable and Programmable Read Only Memory)が従来から プログラムやデータ格納用として用いられてきた。

上記のEPROMはメモリセル面積が小さく、 大容量化に適しているが、紫外線照射で消去する ため窓付きパッケージを必要とすること、プログ ラマによって 込みを行なうため、脅込み時にシ ステムから取り外す必要があることなどの問題が ある。

・一方、EEPROMはシステム内で電気的に書替が可能であるが、メモリセル面積がEPROMの1.5~2倍程度と大きいため、大容量化には適していない。

そこで最近では両者の中間的な記憶装置として、 電気的一括消去型(フラッシュ)EEPROMと 呼ばれるものが開発されている。このフラッシュ EEPROMは、チップ一括または或る一纏まり のメモリセルを一括して電気的に消去する機能を 持つ不揮発性半導体記憶装置であり、メモリセル 面積はEPROM程度の値を実現できる。

上記のフラッシュEEPROMとしては、例えば特開昭62-276878号において開示されている記憶装置が代表的なものである。

以下、この記憶装置のメモリセルをFAST (Floating Gate Asymmetric Source and Drain Tunnel Oxide)型と呼ぶことにする。

FAST型メモリセルは、EPROMのFAM

- 7 -

加し、この時にながれるチャネル電流の大小が情報の"0"と"1"とに対応することを利用して行なう。ドレイン電圧を低電圧にするのは、寄生的な弱い書込み動作を防止するためである。

上記のFAST型メモリセルでは、書込みをドレイン側、消去をソース側で行うため、接合プロファイルは各々の動作に適するように個別に最適化するのが望ましい。上記従来技術では、ソース、ドレイン非対称構造となっており、ドレイン接合では普込み効率を高めるための電界集中型プロファイルを用い、ソース接合では高電圧が印加可能な電界級和型プロファイルを採用している。

なお、トンネルで浮遊ゲート電極から電子を引き抜いて消去を行なうメモリセルでは、消去を圧を印加する領域(ここではソース領域)と浮遊ゲート電極間の静電容量結合を如何に小さく抑えるかが、セルの機細化と消去動作の低電圧化を耐立させる上で重要なポイントとなる。FAST型メモリセルでは容量結合を決める浮遊ゲート電極とソースの重なり領域をソースの拡散によって自己

OS型と同様の浮遊ゲート型電界効果トランジスタ構造を有しており、1素子で1ピット(1セル)を構成できるため高集積性に優れている。

また、読出しはドレインに 1 V程度の低電圧を 印加し、制御ゲート電極には 5 V程度の電圧を印

- 8 -

整合的に形成することにより、その値を低減して い。

また、上配の従来技術以外のチップ一括消去型 メモリとしては、次のようなものがある。

まず、V.N.Kynettらは、IBBE主催1989年国際固体回路会議の論文集140頁~141頁(IEBE Int.Solid-State Circuits Conference、Digest of Technical Papers、 p.140-141、Feb.、1989)において、上記FAST型と同様の原理のメモリセルを用いたチップー括消去型の1MbフラッシュBBPROMを開示している。メモリセル面積は15.2μm²(設計ルール1.0μm)、密込み及び消去の動作電圧は12Vであり、微細セルでの低電圧動作が実現されている。しかし、この装置においては、歯替にはVcc(5V)とVpp(12V)の2電源を外部に必要とする。これは後述するように、書替動作時の消費電流が大きく、オンチップの昇圧電源を利用できないためである。

また、S.D'Arrigoらは、IEEE主催1989 年国際関体回路会議の論文集132頁~133頁

(IREE Int. Solid-State Circuits Conference. Digest of Technical Papers. p.132-133. Feb.. 1889)において、同じくチップー括消去型の25 . 6kbitフラッシュEEPROMを開示してい る。この装置では、いわゆるFLOTOX型のメ モリセルを用いて、オンチップ昇圧電源による5 Ⅴ単一電源動作を実現している。すなわち、①消 去に加えて書込みにも電子のトンネル現象を利用 していること、および②上記トンネルで用いるゲ - ト酸化膜が薄い領域をドレイン高濃度拡散層上 に限定していることにより、書替動作の消費電流 低減を可能にしている。このメモリのもう一つの 特徴は、消去動作で制御ゲート電極に負電圧を印 加していることである。これにより、ドレイン拡 散層に印加する電圧を5V程度に低減し、接合耐 圧に対する余裕を高めている。しかし、この装置 においては、トンネル領域が自己整合化されてお らず、また、パスゲート(pass gate)と呼ばれる 選択トランジスタがセル内に含まれていることか ら、セルの微細性と低電圧動作の面ではFAST

型に劣る。

【発明が解決しようとする課題】

上記のようにFAST型メモリセルは種々の利 点を有する有望な素子であるが、以下に述べるの 三つの問題点がある。

上記のごときリーク電流の存在はチップ一括消

- 11 -

去動作の消費電流を増加させるため、チップ外から供給される読出し動作用のVcc電源(通常 5 V電源)以外に消去動作用の外部電源が必要となる。

第2の問題点は、書替を繰り返すとプログラムディスターブに対する耐性が著しく劣化し、アレイ動作の信頼性確保が困難になることである。プログラムディスターブとは、メモリセルの制御ゲート電極にのみ書込み高電圧が印加されるワード 線半選択状態でしきい値電圧が変化する現象である。

G.VermaらはIEEB主催1988年国際リライアビリティ・フィジックス・シンポジウム(IEE E 1988 Int. Reliability Physics symposium、pp.158-166.)において、上記のプログラムディスターブ耐性の劣化現象について報告している。それによれば、プログラムディスターブ耐性の劣化は、消去動作によってゲート酸化膜中に正の抽獲電荷が形成され、これがプログラムディスターブの原因となる電子のトンネル注入を加速することによって引き起こされる。正の抽獲電荷形成は、

- 12 -

消去動作時にパンド間トンネルで発生した正孔が ソース、基板間の高電界からエネルギーを得てホットホールとなり、極めて値かずつではあるがゲート酸化膜中に注入、捕獲されることに起因する と考えられている。

上記プログラムディスターブ射性の劣化現象は、メモリアレイをワード線と直交する方向のいとに分割し、そのプロックに分割し、そのプロックに分割し、一層厳しい制約となる。プログラムディスターブにさらされる時間は入かってはかのメモリセルに1回ずつ書込みを同じない。プロックに書込みを同じない。プロックに書込みを合います場を、他のプロックの書替を繰り返す場合には、ほぼ舎替回数倍だけこの時間が長くなる。

最後に第3の問題点は、消去動作をピット線単位で行なうことが原理的に不可能なことである。 FAST型メモリセルはスイッチMOSを持たない1素子型メモリセルであるため、消去の高電圧 をソース線に印加すると、このソース線に接続されたメモリセルは全て同時に消去されてしまう。 ソース線をデコードしても、ソース線単位でのブロック消去が可能になるに過ぎない。

本発明は上記のごとき従来技術の問題点を解決するためになされたものであり、

本発明の第1の目的は、上記FAST型メモリセルを用いた不揮発性半導体記憶装置であって、消去動作に専用の外部電源を必要としない、すなわち、通常は統出し書込み動作に用いられる V cc 単一電源(例えば 5 V 電源)で消去動作も行なうことの出来る不揮発性半導体記憶装置を提供することにある。

本発明の第2の目的は、上記FAST型メモリセルを用いた不揮発性半導体配憶装置であって、プログラムディスターブに影響されにくく、しかもブロック単位での軽気的消去を実現するのが容易な不揮発性半導体配憶装置を提供することにある。

本発明の第3の目的は、上記FAST型メモリ

- 15 -

次に、前記第2の目的は、上記第1の目的を違 成する手段を用いると共に、同じワード線に接続 されたメモリセルは同一ブロックに属するように ワード線方向にブロック分割を行なうことによっ て実現される。

次に、前記第3の目的は、上記第1の目的を達成する手段において消去電圧を印加するソース線(あるいはデータ線)とワード線をデコードし、選択された一対のソース線(あるいはデータ線)とワード線の交点にあるメモリセルでのみ消去動作が行なわれるようにすることによって実現される。

次に、上記のごとき本発明を実現する手段に対応したメモリアレイ動作の代表的な例の回路図及び各部の動作電圧を第1図(a)~(c)に示す。

この例では、メモリアレイM-ARRAYは、 3行3列に配置されたFAST型メモリセル(n チャネル)M1~M9からなり、ワード線W1~ W3、データ線D1~D3、共通ソース線CSを 介して動作を行なう。 セルを用いた不郷発性半導体記憶装置であって、 消去動作をビット単位で行なうことが可能な不揮 発性半導体配憶装置を提供することにある。

【麒艇を解決するための手段】

・上記の目的を達成するため、本発明においては、 特許請求の範囲に記載するように構成している。

- 16 -

まず、第1図(a)は、メモリアレイM-AR RAY全体を一纏まりとして一括で消去動作を行 なう場合を示す。

この場合には、全てのワード線W1~W3に負の消去電圧-7Vを印加するとともに、共通ソース線CSに正の消去電圧+5Vを印加する。共通ソース線CSの+5Vは装置外部のVcc電源から、ワード線の-7Vは装置内部の電圧変換回路でのら、なが、番込み、読出し動作は従来の2電源方式のチップー括消去型フラッシュEEPROMと同様、データ線とワード線をデコードし、交点のメモリセルを選択して行なう。

次に、第1図(b)は、図中に破線で囲んだように同じワード線に接続されたメモリセル群MB1、MB2、MB3をそれぞれ一纏まりのメモリブロックとして取り扱い、消去動作を行なう 合を示す。すなわち、同一ワード線に接続されたメモリセル群を選択的に消去するものである。

この場合には、負の消去電圧-7Vを印加する

ワード線をデコードすることにより、消去を行な うメモリブロックを選択する。他は第1回 (a) の場合と間様である。

次に、第1図(c)は、メモリアレイM-AR RAYの中の任意の1ピットを選択して消去動作 を行なう場合を示す。

この場合には、負の消去電圧-7Vを印加するワード線をデコードすると共に、正の消去電圧5Vはデータ線から印加し、かつこれをデコードすることにより、選択されたワード線とデータ線の交点にあるメモリセルで選択的に消去が行なわれる。この時、基板及び共通ソース線は接地電位とする。

なお、書込みは共通ソース線及び週択ワード線 に書込み電圧を印加すると共に、選択データ線を 接地することによって行なう。交点にあるメモリ セルでソース領域側からホットエレクトロン注入 が起こり、書込み動作が実現される。この時、非 選択データ線は1本ごとに分離して開放状態とし、 非選択ワード線は接地電位とする。また、説出し 動作は従来の2電源方式のチップー括消去型フラッシュEEPROMと同様に、データ線とワード 線をデコードし、交点のメモリセルを週択して行なう。

〔作 用〕

上述した手段によれば、以下の作用により所期 の目的が実現される。

まず、各メモリセルのソース領域あるいはドレイン領域にVcc電源を印加し、制御ゲート電極にVcc電源とは逆極性の消去電圧を印加するように構成し、かつ上記の消去電圧を記憶装置内に設けた電圧変換回路から供給するように構成したものにおける作用は次の通りである。

すなわち、FAST型メモリセルを用いた不揮発性半導体配位装置で一括消去動作を行なう際、大きなリーク電流(例えば1Mbitで数10mA)が流れるソース領域はVcc電源で直接駆動する。この時、消去速度の低下を防ぐには制御ゲート電極にVcc電源とは逆極性の消去電圧を印加する必要があるが、同電極には消去に直接寄与する

- 19 -

微小なトンネル電流(例えば1Mbで10μA程度)しか流れないので、上記不揮発性半導体記憶 装置内に設けた電圧変換回路(昇圧回路)で駆動 することができる。このようにして、消去速度を 犠牲にすることなく、Vcc単一電源によるチップ 一括消去動作を実現することが可能となる。

次に、上記の構成に加えて、同じワード線に接続されたメモリセルは同一ブロックに属するようにワード線方向にブロック分割を行うように構成したものにおける作用は次の通りである。

すなわち、本発明においては、メモリセルのソース領域に印加する消去電圧を従来のVPP電圧 (例えば12V程度)からVcc電圧(例えば52V程度)まで低減しているので、第2図に示すよように、バンド間トンネルで発生した正孔がソートをないで、ま板間の電界でホットホールとなってゲートを化膜中に注入、捕獲される現象を著しく排制することのできる。また、同一ワード線に接続された。個とができる。また、同一ワード線に接続された。個とのセルが経験するプログラムディスターブ時間 - 20 -

は同一ワード線上の他のメモリセルの書込みを行なうのに必要な時間の和を考えればよく、書替回数に依存してディスターブ時間が増加する現象は回避される。このようにして、プログラムディスターブ耐性に優れ、しかもブロック単位での電気的消去が可能な不揮発性半導体記憶装置が実現される。

【実施例】

实施例1

本発明の第1の実施例を第3図~第12図を用いて説明する。

本実施例の回路素子は、特に制限されないが公

- 23 -

ャネルMOSFETはp型ウェル領域に形成される。

本実施例のメモリセルは、特に制限されないが P型半導体基板上に形成される。第4回はその4 ビット分の平面構造、第5回はA-A'部の断面 機造、第6回はB-B'部の断面構造を示す。

第4回~第6回において、21はp型半導体基板、22はp型半導体基板の主面側に形成された薄いゲート酸化膜(トンネル酸化膜)、23は浮遊ゲート電極、24は第1の層間酸化膜、25は制御ゲート電極、26はn+型半導体領域(ドレインシールド層)、28はn+型半導体領域(ソース領域の一部)、29はn型半導体領域(ソース領域の一部)、30は第2の層間酸化膜、31はコンタクトホール、32はアルミニウムのデータ線、33はLOCOS法による素子分離領域と活性領域の敬界線

知の C M O S (相相型 M O S) 築 税 回路の 製 道 技 物 に よ り、 1 個 の 単結晶 シリコン の よ う な 半 導 体 基 板 上 に お い て 形 成 さ れ る 。 ま た 、 特 に 朝 限 さ れ な い が 、 築 税 回路 は 単結晶 p 型 シリコン か ら な る 半 導 体 基 板 上 に 形 成 さ れ る 。

nチャネルMOSFETは、上記のごとき半導体基板表面に形成されたソース領域、ドレイン領域及び上記ソース領域とドレイン領域間のチャネル上に薄いゲート絶縁膜を介して形成されたポリシリコンのようなゲート電極から構成される。

また、pチャネルMOSFETは、上記半導体 基板表面に形成されたn型ウェル領域に形成され る。これによって、半導体基板はその上に形成さ れた複数のnチャネルMOSFETの共通の基板 ゲートを構成し、回路の接地電位が供給される。 また、pチャネルMOSFETの共通の基板ゲー ト、すなわちn型ウェル領域は電源電圧Vccに接 統される。

なお、 集刊回路は単結晶 n 型シリコンからなる 半導体基板上に形成してもよい。この場合、 n チ

- 24 -

である。

上記のゲート酸化膜22は、半導体基板11の 表面を熱酸化することによって形成された酸化シ リコン膜からなり、その膜厚は10nm程度である。

また、第1の層間酸化膜24は、多結晶シリコン膜からなる浮遊ゲート電極23の表面を熱酸化することによって形成された酸化シリコン膜からなり、その膜厚は20nm程度である。

また、制御ゲート電極25は、浮遊ゲート電極23と同様多結晶シリコン膜からなり、第1の層間酸化膜の表面に被着されて、浮遊ゲート電極23の電位を静電容量結合によって制御する働きをする。この制御ゲート電極25および浮遊ゲート電極23のチャネル方向の始部は一回のパターンニング工程で同時に加工されており、そのゲート長は0.7μmである。また、制御ゲート電極25はワード線WLと一体になっており、深子分離領域33上に延在している。

また、n+型半導体領域26から構成されるド

レイン領域は、コンタクトホール 3 1 を介してアルミニウムからなるデータ線 3 2 に接続されている。この n +型半導体領域 2 6 の後合深さは、コンタクトホール 3 1 の直下部分を除いて 0 . 1 μ m 程度であり、コンタクトホール 3 1 の下の接合深さは、そのほかの部分より深く、 0 . 2 μ m 程度である。

また、上記のドレイン領域を取り囲むように、p+型半導体領域(ドレインシールド領域) 2 7 が形成されており、熱平衡状態でのしきい値電圧 設定、書込み動作でのチャネルホットエレクトロン注入効率向上、及び消去動作時のパンチスルー防止を実現している。この p+型半導体領域 2 7 の不純物濃度は、n+型半導体領域 2 6 との接合面において 5 × 1 0 ¹⁷ / c m ² 程度であり、その深さは半導体基板 2 1 の表面から 0・2 5 μ m 程度である。

また、ソース領域は砒素(As)を不純物とする n+型半導体領域28と類(P)を不純物とするn 型半導体領域29からなり、ワード線WLが延在

- 27 -

コン膜からなる保護膜が設けられている。

次に、第3図を用いて、上記FAST型メモリセルをマトリックス状に配置したメモリアレイと 周辺回路からなる本実施例の不揮発性半導体記憶 装置の内部ブロックとその動作を説明する。

メモリアレイMーARRAYは、代表として例示的に4行4列に配置されたFAST型メモリセルからなり、メモリセルM1~M16とワード線W1~W4及びデータ線D1~D4とによって構成されている。この実施例では全体として一つのメモリブロックを構成している。

上記のメモリアレイにおいて、同じ行に配置されたメモリセルの側御ゲートはそれぞれ対応するワード線に接続され、同じ列に配置されたメモリセルのドレインはそれぞれ対応するデータ線に接続されている。またメモリセルのソースは一括して共通のソース線CSに結合されている。

なお、特に制限されないが、8ビットあるいは 16ビット単位で番込み・読出しを行なうため、 上記メモリアレイは合計で8組あるいは16組設 また、第2の層間酸化膜30は、燐珪酸ガラス(PSG)膜からなり、p型半導体基板21の主面上を覆っている。

また、ドレイン領域上の第2の層間酸化膜30 およびゲート酸化膜12を部分的に除去して、コンタクトホール31が形成されている。

なお、第5図および第6図では省略しているが、 アルミニウムのデータ線32上には、CVD法に よって形成したPSG膜およびその上の窒化シリ

- 28 -

けられるように構成される。

上記のメモリアレイを構成する各データ線DI
~D4はアドレスデーコーダ YDCRを介して共通データ線CDに接続される。共通データ線CD
には、外部入力端子 I / Oから入力される 書込み借号を受ける書込み用データ入力回路DIBの出力端子が、書込み時にオンとなるMOSFET
Q5を介して接続される。

さらに、この共通データ線CDにはセンスアンプSAが接続される。センスアンプSAの出力場子はデータ出力パッファDOBを介してI/O端子に接続される。

なお、他のメモリアレイに対しても、同様にアドレスデコーダ、共通データ線、センスアンプ及びデータ入出力回路が設けられ、I/O端子に接続される。

また、上記メモリアレイを構成する各ワード線 W1~W4は、読出し及び 込み動作でワード線 を選択するアドレスデコーダ XDC Rにトランジ スタQ1~Q4を介して接続されるとともに、消 去時に負の電圧を印加する負電圧印加回路NEG に接続されている。

トランジスタQ1~Q4はデブレッション型のpMOSFETであり、消去時にワード線にかかる負の電圧がアドレスデコーダ回路に印加されるのを防ぐ役割をしている。同時に読出し及び書込み動作時には、これらのトランジスタでの電圧降下、速度低下を防ぐためデブレッション型としている。

また、共通ソース線CSは消去電圧印加回路EDに接続されている。この消去電圧印加回路EDは、消去時に正の電圧(ここでは外部電源電圧であるVcc)を印加する一方、読出し及び書込み動作時には共通ソース線CSを回路の接地電位OVに接続する。

まず、読出し動作ではアドレスデコーダ回路 X D C R、Y D C R が活性化され、1 つのワード線、1 つのデータ線が選択される。アドレスデコーダ回路 X D C R、Y D C R にはその動作電圧として低電圧 V cc が供給される。メモリセルは予め書き

- 31 -

される。このときMOSFETQ6はオフとされ、 データ出力パッファDOB、センスアンプSAは 非活性化される。また、選択されたワード線はそ の電圧が上記高電圧Vppになる。同じく選択され たデータ線はMOSFETQ5、DIBを介して 上記低電圧Vccに接続される。これにより、その 交点にあるメモリセルでは浮遊ゲートにホットエ レクトロンが注入され、書込みが行なわれる。書 き込まれた状態のメモリセルはその浮遊ゲートに 電子が整積され、制御ゲートから見たしきい値電 圧が高くなる。本実施例の記憶装置では、メモリ セルのゲート長が0.7μmに微細化されている ことと、第5図に示したp+型半導体領域(ドレ インシールド領域) 27導入の効果によってホッ トエレクトロン注入効率が高いため、データ線駆 動用電圧として上記低電圧Vcc電圧を用いること ができる。上記Vcc電圧を記憶装置外部のVcc電 額から供給するとともに、流れる電流が小さいり - ド線の V pp 電圧に関しては装置内部の昇圧回路 を用いて上記Vcc電圧から発生させることにより、 次に、書込み動作では、説出しと同様にアドレスデコーダ回路 X D C R、 Y D C R が活性化され、1 つのワード線、1 つのデータ線が選択される。アドレスデコーダ回路 X D C R、 Y D C R には、その動作電圧として高電圧 V PPが供給され、データ入力回路 D I B には低電圧 V cc がそれぞれ供給

- 32 -

Vcc単一電源による書込み動作が可能となっている。

上記の読出し及び書込動作を正常に行なうためには、メモリセルがデプレッション状態であってはいけない。デプレッション状態のセルがあるとそこで窓図しないリーク電流が流れてしまうため、所望のメモリセルを選択することができなくなる。このことは、後述する消去動作において制御性が重要なことを意味している。

次に、本実施例の特徴である消去動作について 説明する。

本実施例における消去助作は、メモリセルの制御ゲートに負の電圧、ソースに正の電圧(ここでは外部電源電圧であるVcc)を印加して、この正負電圧の電位差によって浮遊ゲートに保持されている電子をファウラー・ノルトハイム・トンネル放出によってソース領域へ引き抜く方式で行なわれる。消去電圧印加回路ED、負電圧印加回路NBGにはその動作電圧として電源電圧Vccが供給される。

消去電圧印加回路EDは、第7図に示すごとく 消去パルスEPを入力とするインパータ回路であり、共通ソース線CSには上記の電源電圧 Vccが 印加される。

また、ワード級W1~W4には負電圧印加回路 NEGから負の消去電圧が印加される。

また、第8図は負電圧印加回路NEGの回路構成を示している。この回路は、いわゆるチャージポンプ回路である。

第8図において、消去信号EPがロウレベルにされると遅延回路D3で決められた時間経過後、信号EPDLYがロウレベルにされ、デコーダ切り離し信号SETがハイレベルとなる。これにより、アドレスデコーダ回路XDCRはワード線から電気的に切り離される。次に、発振器OSC2が発掘を開始し、相補的パルス信号PU1とPU2が発生し、これを利用してチャージポンプの原理によって負電圧VPPNを発生する。これをさらにPU1を用いて同じくチャージポンプに従ってフード線V1~W4に印加する。消去信号EPが

- 35 -

もメモリセルのソースからドレインに流れる寄生 的なチャネル電流を考慮する必要がないためであ る。また、制御ゲートを接地した従来の消去方式 で問題となるチャネル電流起因の寄生効果につい ては、特顧昭62-141486号において開示 されている。

次に、第9図は、プログラムディスターブ寿命が書替サイクルによって低下する状況を、従来技術と本実施例とで比較した特性図である。

ソースに高電圧 V ppを印加して消去を行なう 従来技術では、10 *回書替後のプログラムディスターブ寿命は書替的の初期特性に比べて 3 ~ 4 桁も低下している。これに対して、ソース電圧を V cc まで下げて消去することが出来る本実施例では寿命低下は半桁程度であり、書替の影響をほぼ問題のないレベルまで抑制することが出来ることがわかる。

なお、プログラムディスターブ寿命はワード線 半選択状態におかれたメモリセルのしきい値電圧 が O.1 V 上昇するまでの時間で定義している。 ハイレベルにされるとパルス倡号PU1とPU2は停止するが、倡号EPDLYがハイレベルとなるまでの期間は負電圧リセット信号PRSTとERSTが負電位の節点をOVないし正の電圧とし、消去を停止する。

消去動作時にワード線に流れる電流は小さいため、上述のように装置内部の負電圧印加回路 N E G によって消去に必要な負電圧を外部の電源電圧 V cc から発生させ、これをワード線に供給することができる。一方、多量のリーク電流が流れる共通ソース線 C S に印加する低電圧 V cc には外部から与えられる電源電圧 V cc を用いる。こうすることにより、メモリアレイ全体をまとめて消去することにより、メモリアレイ全体をまとめて消去することができる。

なお、消去動作時のデータ線D1~D4は、アドレスデコーダYDCRで接地電位OVに落としてもよいし、あるいは開放状態にしてもよい。これは、制御ゲートに大きな負電圧を印加して消去を行なう本発明の消去方式では、消去が進行して

- 36 -

次に、上記の実施例では、行デコーダ回路XD CRと負債圧印加回路NEGとを別々の回路で構 成しているが、本発明はこれに限定されるもので はない。例えば、第10図に示すように一つの回 路又DCRNを用いて構成してもよい。この同路 は行デコーダ回路XDCRのように行アドレスパ ッファ回路とワード線の間に設けられる。この場 合、消去時には最終度インパータ回路 I NV 1と その前段のインバータ回路INV2のn型MOS FETのソースを負電圧電源 V ppnに接続する。 また、貌出し、者込み時には接地電位Vssとする。 ただし、消去終了時のリセットは先の場合と 間機 にする必要がある。このためのリセット回路を第 11図に示す。なお、上記回路 XDCR Nは行デ コーダ回路と一体になっており、行アドレスパッ ファ回路のaO、aO、a1、a1出力をうけて 任意のワード線一本に選択的に消去電圧が印加さ れる。この結果、消去動作はそれぞれのワード級 に接続されたメモリセル群をメモリブロックとし て、ワード蘇単位で行われる。

ここで、FAST型メモリセルは通常り型慈板 上に形成され、結板電位は接地電位とする。した がって上記回路XDCRNを実現するためには、 第12図に示すように最終段インバータ回路IN V1とその前段のインバータ回路INV2のn型 MOSFETをn型ウェル内に設けられたp型ウ ェル内に形成し、このp型ウェルを負電圧電源 Vppnに接続すれば良い。もちろん、 n 型基板を 用いる場合には通常の回路と同様にp型ウェルを 形成し、このp型ウェルを負電圧電源Vppnに接 続すれば良い。ここで、101はp型半導体基板、 102はn型ウェル領域、103は上記n型ウェ ル領域102内に設けられ、p型半導体基板10 1とは分離されたp型ウェル領域、104はp型 半導体基板101を接地電位Vssに接続するため のP+型半導体領域、105はn型ウェル領域1 02を接地電位Vssに接続するためのn+型半導 体領域、106はロ型ウェル領域103を消去動 作時には負電圧電源Vppnに接続し、書込み読出 し動作時には接地電位Vssに接続するためのp+

型半導体領域、107、108はp型ウェル領域
103内に形成されたMOSトランジスタのソース、ドレイン領域を構成するn+型半導体領域、
109は同MOSトランジスタのゲート酸化膜、
110は同MOSトランジスタのゲート電極である。

率施例2

本発明の第2の実施例を第13図を用いて説明する。

第13回は本実施例の不揮発性半導体記憶装置で用いるFAST型メモリゼル2ビット分の断面図(前記第4回のA-A'部)であり、実施例1の第5回に相当するものである。

ここで用いられているメモリセルは、ソース領域に燐(P)を不純物とするn型半導体領域28が無いことを除けば、実施例1の第5図のメモリセルと全く同じ構造である。上記n型半導体領域を省いたことにより、ソース領域と浮遊ゲート間の静電容量が消去動作時でおよそ60%に低減され、消去の更なる低電圧化あるいは高速化が実現され

- 39 -

る。一方、ソース・基板間の接合耐圧は12V程度まで低下するが、ソースに印加する電圧をVcc に下げて消去ができる本発明では何ら問題にならない。

以上述べたメモリセルのソース構造の違いを除 けば、本実施例の記憶装置は実施例1と同じであ り、同様に動作する。

实施例3

本発明の第3の実施例を第14図~第16図を 用いて説明する。

第14図は本実施例による不揮発性半導体記憶 装置の内部ブロック図であり、実施例1の第3図 に相当するものである。ここで、メモリセルとし ては実施例1あるいは実施例2と同じFAST型 メモリセルを用いている。

本実施例による不揮発性半導体記憶装置の動作 は実施例1あるいは実施例2と本質的に同じであるが、消去動作がメモリアレイM-ARRAYを ワード線方向に分割したメモリブロックを単位と して行なわれる点が異なる。ここでは、メモリア - 40 -

レイはワード線W1、W2に接続されたメモリセル群M1~M8からなるメモリブロックMB1と、ワード線W3、W4に接続されたメモリセル群M8~M16からなるメモリブロックMB2との2つのブロックに分割されている。

第15回は食電圧印加回路NEGの回路構成を示している。実施例1の第8回とはメモリブロックを選択するためのデコード機能が内蔵されている点が異なる。すなわち、第15回の負電圧印加回路NEGでは、消去動作を行なうメモリブロックに対応したワード線だけに負電圧Vppnが印加され、非選択ワード線には接地電圧OVが印加される。

上記メモリブロックを選択するのに、本実施例では第16図に示すようにアドレスパッファ回路ADBの行選択用外部入力の一つであるA1を用いている。さらに、アドレスパッファ回路ADBのうちA0入力部および行デコーダXDCRは消去電圧印加時にもメモリブロックの選択が行なえるようになっている。すなわち、a0、a0共に

ロウレベルとなり、A1アドレス入力によって決まる2本のワード線出力WIIとWI2、あるいはWI3とWI4がハイレベルとなる。このWI1~WI4は負電圧印加回路NEGに供給される。しかし、トランジスタQ1~Q4の働きにより、消去時にはデコーダ回路の出力はワード線W1~W4には印加されない。

なお、非選択メモリブロック内のメモリセルは、 共通ソース線を介してソース領域にのみ正の電圧 (ここでは外部電源電圧である V cc) が印加され る消去半選択状態となるが、これにともなうディ スターブ現象は、選択ワード線に印加する負電圧 V ppnとゲート/層間酸化膜厚の適切な設定によって回避することが出来る。

爽放例4

ა .

本発明の第四の実施例を第17図~第18図を 用いて説明する。

第17図は本実施例による不揮発性半導体記憶 装置の内部ブロック図であり、実施例1の第3図、 実施例3の第14図に相当するものである。第1

- 43 -

が共通データ線CDに印加される。この時、MO SトランジスタQ51は書込み信号wrがハイレ ベルにあるため、オフ状態となる。また、MOS トランジスタQ52も同様にオフとなり、共通ソ - ス線CSは開放状態となる。消去動作は制御ゲ - トの負電圧とドレインの上記正電圧との電位差 で行なわれ、浮遊ゲートの電子はソースではなく ドレイン領域に引き抜かれる。上記正電圧を印加 するデータ線は列アドレスデコーダYDCRによ って選択される。一方、第18図に示すように、 負電圧印加回路 N E G は行選択用外部入力A O、 Alから形成された信号WIl~WI4を用いて 任意のワード線を選択するデコード機能を内蔵し ている。こうして、一対のデータ線とワード線が 選択され、その交点にあるメモリセルが選択的に 消去される。

ホットエレクトロン注入を用いた書込み動作は 反対にソース領域側から行なわれる。第17回に 示すように、書込み時には書込み信号wrがロウ レベルとなるため、外部入力信号I/Oに応じて 8 図は负電圧印加回路 N E G の回路構成図であり、 実施例 1 の第 8 図、実施例 3 の第 1 5 図に相当す るものである。第 1 9 図は本実施例の不揮発性半 遂体記憶装置で用いる F A S T型メモリセル 2 ビット分の断面図(第 4 図の A - A'部)であり、 実施例 1 の第 5 図、実施例 2 の第 1 3 図に相当す るものである。

本実施例は、実施例1~実施例3と本質的な動作上の差はないが、電気的消去を行う際、 V cc電圧がソース線ではなくデータ線に印加されると共に、このデータ線及び負の消去電圧を印加するワード線がそれぞれデコードされる点が異なる。これにより、一対の選択データ線と選択ワード線の交点にあるメモリセル1ピットが選択的に消去される。以下、実施例1~実施例3との違いのみを述べる。

第17図に示すように、本突施例では消去時に 消去信号EPがハイレベルにされると、MOSト ランジスタQ7がオン状態となり、このQ7を介 して正の電圧(ここでは外部電源電圧であるVcc)

- 44 -

なお、本実施例ではスイッチMOSトランジスタQ51、Q52の両方のゲートに外部入力倡号 I/OとWrのNOR出力が入っているが、いずれか一方は単にWrの反転信号が入力される構成でも良い。

次に、第19図は、本実施例で用いている FA

ST型メモリセル2ピット分の断面図である。同図において、51はp型半導体基板、52はp型半導体基板の主面側に形成された薄いゲート酸化膜(トンネル酸化膜)、53は浮遊ゲート電極、54は第一の層間酸化膜、55は制御ゲート電極、56はn+型半導体領域(ドレイン領域の一部)、57はn型半導体領域(ドレイン領域の一部)、58はn+型半導体領域(ソース領域)、59はp+型半導体領域(ソースシールド層)、60は第2の層間酸化膜、61はコンタクトホール、62はアルミニウムのデータ線である。

この実施例では、書込みをソース側、消去をドレイン側から行なうため、ソース接合が n + / p + の電界集中型、ドレインが n + / n / p の電界級和型になっている点が前記実施例 1 ~ 実施例 3 の場合と異なる点である。

(発明の効果)

本発明によれば、Vcc単一電源による電気的消 去が可能であり、かつ書替信頼性と集積度に優れ た不揮発性半導体記憶装置を実現することが出来

- 47 -

で用いているFAST型メモリセル2ビット分の 断面図(第4図のA-A'部)、第14回は実施 例3の不揮発性半導体記憶装置の内部ブロック図、 第15図は実施例3の負電圧印加回路NEGの回 路構成図、第16図は実施例3のアドレスバッフ フ回路ADBの回路構成図、第17回は実施例4 の不揮発性半導体記憶装置の内部ブロック図、第 18図は実施例4の負電圧印加回路NEGの回路 構成図、第19回は実施例4で用いているFAS T型メモリセル2ビット分の断面図(第4図のA ーA'部)である。

く符号の説明〉

XDCR…行アドレスデコーダ

YDCR…列アドレスデコーダ

M 1 ~ M 1 6 … メモリセル

M-ARRAY ... メモリアレイ

M B 1 ~ M B 2 ... メモリブロック

W1~W4…ワード線

D1~D4…データ終

CS…共通ソース線

る、という優れた効果が得られる。

4. 図面の簡単な説明

第1図は本発明の原理を説明するための回路図 および助作電圧を示す図、第2図は本発明と従来 例とにおけるエネルギーバンドを示す図、第3図 は実施例1の不揮発性半導体記憶装置の内部プロ ック図、第4図は実施例1で用いているFAST 型メモリセル4ピット分の平面図、第5図は上記 平面図A-A'断面図 (2ビット分)、第6図は 同じくB-B'断面図(2ビット分)、第7図は 実施例1の消去電圧印加回路EDの回路構成図、 第8回は消去動作で制御ゲートに負の電圧を印加 する実施例1の負電圧印加回路NEGの回路構成 図、第9図は実施例1におけるプログラムディス ターブ耐性向上の効果を示す特性図、第10図は もう一つの負電圧印加回路XDCRNの回路構成 図、第11図は上記XDCRNによって印加され た負電圧をリセットするワード線リセット回路構 成図、第12図は上記XDCRNを実現するため の多重ウェル構造の断面図、第13図は実施例2

- 48 ~

CD…共通データ線

B D … 消去電圧印加回路

NEG…負電圧印加回路

SA…センスアンプ

DOB…データ出力パッファ

DIB…データ入力バッファ

I/O…外部入出力端子

ADB…アドレスバッファ

2 1 ··· p型半導体基板

22…ゲート酸化膜

23…浮遊ゲート電極

24…第一の層間酸化膜

25…制御ゲート電極

26 ··· n+型半導体領域 (ドレイン領域)

2 7 ··· p +型半導体領域(ドレインシールド層)

28 m n+型半導体領域(ソース領域の一部)

29 m n 型半導体領域 (ソース領域の一部)

30…第二の層間酸化膜

31…コンタクトホール

32…アルミニウムのデータ線

特開平 3-219496(14)

- 33…LOCOS法による素子分離用のフィール ド酸化酶
- · 3 3 ··· p +型半導体領域(チャネルストッパ)
- 3 5 … L O C O S 法による素子分離領域と活性領域の境界
- 5 1 ··· p型半導体基板
- 5 2 … ゲート酸化膜
- 53…浮遊ゲート電極
- 54…第一の層間酸化膜
- 55…制御ゲート電極
- 56 ··· n+型半導体領域 (ドレイン領域の一部)
- 57…n型半導体領域(ドレイン領域の一部)
- 58…n+型半導体領域(ソース領域)
- 5 9 ··· p +型半導体領域(ソースシールド層)
- 60…第二の層間酸化膜
- . 61…コンタクトホール
 - 62…アルミニウムのデータ線
 - 101…p型半導体基板
 - 102… n型ウェル領域
 - 103…n型ウェル領域102内に設けられたp

型ウェル領域

- 104…p+型半導体領域
- 105 ··· n+型半導体領域
- 106…p+型半導体領域
- 107、108…MOSトランジスタのソース

ドレイン領域を構成するn+型

半導体領域

- 109… 同MOSトランジスタのゲート酸化膜
- 110…同MOSトランジスタのゲート電柩

代理人弁理士 中村 純之助


- 51 -

<u> </u>		· *	Wa	W 3	
M-ARRAY	·		± ± ±	-115 E	- 6
S	1	Ę	- E	2	- 6
•	1			-115	- Ā
	Ĺ			j	•

	W (W2	W 3	91	42	63	5 2	既然のし
海克	14-	16-	16-	40 VC-	10	10	21	S V M-ARRAY
化羽角	A 01	A 0	10	A #	10	10	Λ0	W
१५५६	3.4	A.0	A 0	A 1	A 0	10	0 0	٤


~ 52 ~

第1図(な)




:	W.1	W2	W 3	Ð (69	ъэ	8.2	既然吧儿
近花	16-	10	Λ0	A.S	40	,40	٨٥	ı w
事化み	101	A 0	40	40	開放	图》	17	Σ
記むし	87	Λ0	40	11	40	0 0	40	H


第1四(C)





海毛 -7V 0Y 0V 0V 0V 0V 0V 5 電心內 10V 0V 4V 0V 0V 0 該執し 5V 0V 0V 1V 0V 0V 0		1 14	W2	. w 3	B 1	70	63	c S	医积矾
00 00 44 00 00 00 00 00 00 00 00 00 00 0	値れ	46-	40	٥٨	٥ ٧	Λ0	0 0	5 V	МВЛ
AO AO AI AO AO AS	本公司	10 V	0 V	λo	.A 15	ν 0	٥ ٨	۸ ٥	ī.
	ئة ئة ب	7.5	10	٥ ٨	1 1	0 V	0 V	0 V	Z.

第1図(b)












第7図






第9図




第10図




第 11 図


第12図




第13図




--954 ---







第16図



第17図





第19図